

A S - 6 3 1 0

セットアップ・マニュアル

1999年 6月3日

第 1.00 版

**山下システムズ株式会社
大阪エム・アイ・エス株式会社**

目次

章	標題	頁
第1章	概説	6
1・1	概要	6
1・2	特徴	6
1・3	仕様	7
第2章	ハードウェア各部の説明	9
2・1	序	9
2・2	ブロックダイアグラムの詳細	9
2・2・1	MUX	9
2・2・2	PGA	9
2・2・3	ADC	10
2・2・4	FIFO	10
2・2・5	STATUS REGISTER	10
2・2・6	CONTROL REGISTER	10
2・2・7	GAIN & CHANNEL REGISTER	10
2・2・8	PACER CLOCK	10
2・2・9	CONVERSION TIMING CONTROL	11
2・2・10	CHANNEL COUNTER	11
2・2・11	COMPARATOR	11
2・2・12	DAC0, DAC1, DATA REGISTER	11
2・2・13	BUFFER, ADDRESS DECODER	11
2・2・14	IRQ JUMPER	11
2・2・15	DC-DC CONVERTER	12
第3章	ユーザーセクション	13
3・1	部品配置図	13
3・2	ベースI/Oアドレスの設定	14
3・3	割込み信号の選択	14
3・4	アナログ入力の設定	15
3・5	アナログ出力の設定	16

目次

章	標題	頁
第4章	レジスタ詳細	17
4・1	I/Oマップ	17
4・2	レジスタ詳細	17
4・2・1	制御レジスタ(BASE+0 /W)	17
4・2・2	ステータスレジスタ(BASE+0 /R)	20
4・2・3	ゲイン・チャンネルレジスタ(BASE+2 /W)	22
4・2・4	A/Dデータレジスタ(BASE+2 /R)	23
4・2・5	DAC0, DAC1データレジスタ(BASE+4 /W, BASE+6 /W)	23
4・2・6	プログラムのトリガ(BASE+4 /R)	24
4・2・7	FIFOリセット(BASE+6 /R)	24
第5章	入出力コネクタ	25
5・1	アナログ入出力コネクタ	25
第6章	プログラムの例	27
6・1	A/D変換部プログラム	27
6・2	D/A変換部プログラム	28
第7章	アナログ部の調整	29
7・1	A/D変換部の調整	29
7・1・1	A/D変換部調整用検査機器類	29
7・1・2	A/D変換部調整手順	29
7・2	D/A変換部の調整	32
7・2・1	D/A変換部調整用検査機器類	32
7・2・2	D/A変換部調整手順	33
7・2・2・1	ユニポーラ(0~+10V)出力の調整手順	33
7・2・2・2	バイポーラ(±10V)出力の調整手順	34

目次

章	標題	頁
第8章	ソフトウェアについて	36
8・1	ソフトウェアの導入	36
8・2	アプリケーションの開発・実行	37
8・3	仕様	39
8・4	ドライバ	39
8・5	ドライバ-アクセスライブラリ	41
付録A	ジャンル設定一覧	42
付録B	プログラムオプションおよび使用例	43

目次

図番	標題	頁
2・1	AS-6310 ブロック・ダイアグラム	9
3・1	AS-6310 部品配置図	13
3・2	アドレス I/O アドレス設定シリアル (P5, P7)	14
3・3	割り込み信号選択シリアル (P4)	15
3・4	アナログ入力選択シリアル (P6, P8)	15
3・5	アナログ出力設定シリアル (P1, P2, P3)	16

表番	標題	頁
3・4	アナログ入力選択シリアル	15
3・5	アナログ出力設定シリアル	16
4・1	I/O マップ	17
5・1	アナログ入出力コネクタ(J1)信号表	26
7・1	入力電圧対出力コード対応表	32
7・2	入力コード対出力電圧対応表	35

第1章 概説

はじめに

この取扱説明書は、MIS アナログ 入出力カードの「AS-6310」の仕様、並びに利用方法について書かれたものです。

使用に先立ち、第3章のユーザーセクションに書かれたジャンプ設定を必ず行ってください。なお、以下の説明では「AS-6310」と表します。

1・1 概要

MIS AS-6310 は、16 チャンネル・シングルエンド入力または 8 チャンネル差動入力と、2 チャンネルの出力を持った非絶縁型アナログ 入出力カードです。

入力データは 16 ビット分解能の A/D コンバータにより変換され、全温度範囲(0 ~ +60)で 12 ビット精度を保証します。サンプリング後のデータは FIFO メモリに自動的に転送されるため、高速なスループットを実現します。また、内部ハードウェアによる一定周期でのデータ収集も可能です。

出力カードは 12bit 分解能の D/A コンバータにより変換され、チャンネル個別に 0V ~ +10V または $\pm 10V$ の範囲出力ができます。電源投入時は設定に関わらず 0V が出力されます。

入出力アドレスおよびデータ幅は 16 ビット固定です。

1・2 特徴

16 チャンネル・シングルエンド、または 8 チャンネル差動入力を切り替え可能な非絶縁型入力

入力範囲は $\pm 10V$, $\pm 5V$, $\pm 2.5V$, $\pm 1.25V$ より選択

2 チャンネルのアナログ出力

出力は正極性時 0V ~ +10V, 負極性時 $\pm 10V$ (電源投入時は設定に関係なく 0V を出力)

標準で 1Kワードの FIFO を IC ソケットにより実装済(載せ替えにより最大 16Kワードまで搭載可能)

ハードウェアを搭載(10us 単位 10us ~ 10.24ms)

全温度範囲(0 ~ +60)で 12 ビット A/D 精度を保証

A/D 変換スループットは最大 100KHz

CPU カード に対して割り込み要求信号を発生可能
+5V 単一電源
動作温度範囲 0 ~ +60 (ただし、結露しないこと)
ISAバスコンパチブル

1・3 仕様

語長

データ語長 : 16ビット

入出力アドレス : 16ビット

アナログ入力

入力チャンネル数 : シングルエンド 16チャンネル、差動 8チャンネル

入力レンジ : $\pm 10V$ (G=1), $\pm 5V$ (G=2), $\pm 2.5V$ (G=4), $\pm 1.25V$ (G=8)

絶対最大入力 : $\pm 15V$

入力インピーダンス : 10MΩ 以上 (電源投入時)、1KΩ (電源断時)

プログラマブルゲインアンプ

増幅度 : G=1, 2, 4, 8 倍

セリング時間 : 3.5us (typ), 20Vステップ $\pm 0.01\%$

A/D変換器

分解能 : 16ビット

変換時間 : 10us

出力コード : 2'sコンプリメント (2の補数)

アナログ入力部性能 (G=1)

A/D変換精度 : 16ビット $\pm 4LSB$ (typ)

全温度範囲 (0 ~ +60) で 12ビット精度保証

スループットレート : 100KHz (チャンネル固定時)

A/D変換メモリ

方式 : ファーストイン・ファーストアウト (FIFO)

メモリ容量 : 1024 A/D サンプル数

トリガ制御

サンプルホールド : 10us ~ 10.24ms を 10us 単位に設定

プログラム : トリガポートのアクセスによる

A/D 変換モード

- モード 0 : プログラムトリガにより指定チャンネルの A/D 変換を実行
モード 1 : プログラムトリガ毎にシグナルスキャン
モード 2 : ハードウェアロックにより指定チャンネルの A/D 変換を実行
モード 3 : ハードウェアロック毎にシグナルスキャン

アナログ出力

- 出力チャンネル数 : 2 チャンネル
出力レンジ : エポック -0 ~ +10V、ハルバ - $\pm 10V$
出力インピーダンス : 250
出力電流 : ± 5 mA
絶対最大出力電流 : ± 40 mA

D/A 変換器

- 分解能 : 12 ビット
セリング時間 : 3 μ s (typ) $\pm 0.01\%$ 対 フルスケール
入力コード : ストレートバイナリ (エポック -0 時) 、2's コンプリメント (ハルバ -0 時)

アナログ出力部性能

- D/A 変換精度 : 12 ビット ± 0.5 LSB (typ)
ゲイン温度ドリフト : ± 5 PPM/ 対 フルスケール (typ)
エポック -0 時ドリフト : ± 1 PPM/ 対 フルスケール (typ)
ハルバ -0 時ドリフト : ± 5 PPM/ 対 フルスケール (typ)
スループットレート : 300KHz
割り込み信号 : IRQ5, 10, 11, 12, 15 から選択
割り込み要因 : A/D 変換終了、チャンネルスキャン終了、FIFO ハーフ、FIFO フルから選択
バス規格 : ISA 16 ビット
動作電源 : +5V $\pm 5\%$ 1.4A 最大
動作温度範囲 : 0 ~ +60 (但し、結露せぬこと)
バスクロック : 8MHz まで対応
外形寸法 : 横寸法 185mm、縦寸法 122mm ISAバス1スロット占有
ISAバスエッジコネクタ : 33ピン + 16ピン両サイト 2.54mmピッチ
入出力コネクタ : 37ピン D-sub コネクタ (リベットコネクタ)

第2章 ハードウェア各部の説明

2・1 序

以下の節で図2・1で示されるAS-6310のブロックダイアグラムの個々について説明します。




図2・1 AS-6310 ブロックダイアグラム

2・2 ブロックダイアグラムの詳細

2・2・1 MUX

入力保護回路付アナログマルチプレクサであり、シングルエンド時16チャンネル、差動入力時8チャンネルのアナログ入力から1チャンネルを選択してPGA（プログラムインプット）に入力します。

2・2・2 PGA

ゲインが1,2,4,8倍にプログラムできる差動増幅器です。アナログ入力のフルスケール電圧をA/D変換器のフルスケール電圧（±10V）に合わせる必要がある場合にプログラムします。

2・2・3 ADC

16ビット分解能のA/D変換器です。アナログ電圧をデジタル外量に変換します。変換されたデジタル外量は2's コンプリメント(2の補数)で表わされてFIFOに書き込まれます。

2・2・4 FIFO

ファーストイン・ファーストアウト(First in - First out)のメモリで、標準で最大1024サンプルのA/D変換データを貯えることができます。このメモリの読み出しと書き込みは非同期に行うことができ、読み出しを行うと最初に書き込まれたデータから読み出されます。データが何も書かれていない時は、読み出しできませんが、データが空でない限り読み出しを行うことができます。FIFO内に貯えられているデータ量が常に最大サンプル数未満になるようにデータを読み出してさえいれば、書き込みデータが失われることはありません。なお、読み出しがされずに最大サンプル数のデータ書き込みが行われた場合は、これ以降のデータは書き込まれずに失われます。

2・2・5 STATUS REGISTER

各部の状態を表わすレジスタです。詳細は第4章のレジスタ詳細を参照してください。

2・2・6 CONTROL REGISTER

A/D変換モード、割り込みモード等を設定する制御レジスタです。詳細は第4章のレジスタ詳細を参照してください。

2・2・7 GAIN & CHANNEL REGISTER

PGAのゲイン設定とA/D変換開始チャンネルおよび終了チャンネルを設定するレジスタです。詳細は第4章のレジスタ詳細を参照してください。

2・2・8 PACER CLOCK

水晶発振子(8MHz)から分周して得られた100KHzをクロックとして10us~10.24msの間を任意にプログラムすることができる、プログラムトリガ信号発生回路です。AS-6310は、このクロックあるいはプログラムトリガによりA/D変換

を実行します。

2・2・9 CONVERSION TIMING CONTROL

制御レジスタの設定内容に応じて A/D 変換器、アナログマルチプレクサおよび FIFO の制御を行う制御回路です。

2・2・10 CHANNEL COUNTER

アナログマルチプレクサのチャンネルアドレスを制御するカウンタで、このカウンタの示すチャンネルがカレントチャンネルとして A/D 変換されます。A/D 変換開始時には A/D 変換開始チャンネルがロードされ、チャンネルカウンタでは A/D 変換終了毎にカウンタがインクリメントされます。

2・2・11 COMPARATOR

チャンネルカウンタに於て、カレントチャンネルと A/D 変換終了チャンネルの比較を行う比較器です。カレントチャンネルが A/D 変換終了チャンネルと一致していた時にカレントチャンネルの A/D 変換が終了するとチャンネルカウンタに A/D 変換開始チャンネルをロードします。

2・2・12 DAC0, DAC1 DATA REGISTER

DAC0 (チャンネル 0, D/A 変換器) および DAC1 (チャンネル 1, D/A 変換器) で D/A 変換するデータを設定するレジスタです。

このレジスタは、電源投入時あるいはリセット時にはエラー、ハルティを問わず、D/A 変換器の出力電圧が 0V になるコードを発生します。詳細は第 4 章のレジスタ詳細を参照してください。

2・2・13 BUFFER, ADDRESS DECODER

ISAバス上のデータバス (SD15 ~ SD0) をバッファリングする双方向のデータバスバッファと、I/O アドレス (SA15 ~ SA3) を比較するアドレスデコーダです。バッファには 74LS245 を使用し、デコーダには 74LS688 を用いています。I/O アドレスの下位 3 ビット (SA2 ~ SA0) は、74LS245 でバッファされた後、レジスタ選択に使用されます。

2・2・14 IRQ JUMPER

ISAバスへの割り込み信号選択ジャンパーです。IRQ5, IRQ10, IRQ11, IRQ12 および IRQ15 から 1 つを選択して割り込み信号に使用します。割り込み信号は 74LS125 でドライブされます。

割り込み要因等の設定の詳細は、第 4 章のレジスタ詳細を参照してください。また、ジャンパーの選択方法に関しては、第 3 章の1-3 セクションを参照してください。

2・2・15 DC-DC CONVERTER

ISAバス上の +5V 電源からアナログ回路用の ±15V 電源を生成するローノイズの DC-DC コンバータです。

第3章 1-ザ-レクション

3・1 部品配置図

AS-6310の部品配置図を図3・1に示します。




図3・1 AS-6310 部品配置図

3・2 ベースI/Oアドレスの設定

I/Oアドレスは、A15～A0までの16ビットが有効ですが、A15～A3までの13ビットについてはジャンパポストP7,P5の設定により、ベースI/Oアドレスとしてユーザが指定します。A2～A0の下位3ビットは、AS-6310が各レジスタの選択アドレスとして使用します。なお、PC-ATアーキテクチャでは予約となっているI/Oアドレスが多いので、未使用アドレスであることを確認して設定する必要があります。一般的には110h～16Fhあるいは180h～1EFhの間のアドレスを使用することができます。当然、200h,300hでも未使用アドレスであれば設定可能です。

AS-6310の出荷時の設定は、200hになっています。

該当するアドレス(A15～A3)のジャンパを接続すると<0>が設定され、オープンで<1>が設定されます。下図は、出荷時の設定200hを表わしています。この場合、AS-6310は200h～207hを占有します。




図3・2 ベースI/Oアドレス設定ジャンパ (P5,P7)

3・3 割り込み信号の選択

割り込み信号は、ISAバスのIRQ15,12,11,10および5の中から何れか1つをジャンパポストP4で選択することができます。

割り込みの要因に関しては、第4章の制御レジスタを参照してください。なお、割り込みを使用しない場合、ジャンパポストP4は全てオープンにしておくことを推奨します。

該当する割り込み信号線のジャンパを接続すると選択されます。例えば、IRQ5を選択する場合は5と6を接続します。なお、複数のジャンパの同時接続は行わないでください。次図は、出荷時の設定(割り込みを使用しない)を表わしています。




図 3・3 割り込み信号選択ジャンパ (P4)

3・4 アナログ入力の設定

アナログ入力はシングル 16 チャンネル、差動 8 チャンネルの設定をジャンパホスト P6 と P8 で行います。

アナログ入力の設定は、下表に従って行ってください。なお、下図のジャンパ設定は出荷時の設定 (シングル 16 チャンネル) を表わしています。




図 3・4 アナログ入力選択ジャンパ (P6, P8)

表 3・4 アナログ入力選択ジャンパ

アナログ入力	ジャンパ接続	
	P 6	P 8
シングル 16 c h	2 - 3	1 - 2、3 - 4
差動 8 c h	1 - 2	2 - 3

3・5 アナログ出力の設定

アナログ出力は、ユニポラ(0~10V)またはバイポーラ(±10V)の設定をジャンパホストP1,P2およびP3で行います。

アナログ出力は、チャンネル個別に設定することができ、チャンネル0(DAC0)の設定は、P2とP3で行い、チャンネル1(DAC1)の設定は、P1とP3で行います。各チャンネルの出力設定は表に従って行ってください。なお、下図は、出荷時の設定(バイポーラ)を表わしています。




図3・5 アナログ出力設定ジャンパ (P1,P2,P3)

表3・5 アナログ出力設定ジャンパ

アナログ出力	ジャンパ接続		
	P 1	P 2	P 3
DAC0 ユニポラ (0~+10V)		2 - 3 , 4 - 5	4 - 5
DAC0 バイポーラ (±10V)		1 - 2 , 5 - 6	5 - 6
DAC1 ユニポラ (0~+10V)	2 - 3 , 4 - 5		2 - 3
DAC1 バイポーラ (±10V)	1 - 2 , 5 - 6		1 - 2

第4章 レジスタ詳細

4・1 I/Oマップ

表4・1にAS-6310のI/Oマップを示し、以下の節でレジスタの詳細について説明します。

AS-6310の入出力は、**全て16ビットのワードアクセスで行い、偶数アドレスのみアクセスが許されます。**なお、以下ではユーザーセクションで設定したAS-6310のベースI/OアドレスをBASEとして表記します。

表4・1 I/Oマップ

アドレス	ライト	リード
BASE+0	制御レジスタ	ステータスレジスタ
BASE+2	ゲイン・チャンネルレジスタ	A/Dデータレジスタ
BASE+4	DAC 0データレジスタ	プログラム・トリガ
BASE+6	DAC 1データレジスタ	FIFOリセット

4・2 レジスタ詳細

4・2・1 制御レジスタ (BASE+0 /W)

D15	D14	D13	D12	D11	D10	D9	D8
ACQEN	INTEN	OPM1	OPM0	IRM1	IRM0	CLK9	CLK8
D7	D6	D5	D4	D3	D2	D1	D0
CLK7	CLK6	CLK5	CLK4	CLK3	CLK2	CLK1	CLK0

ACQEN (D15)

A/D変換動作の許可/禁止を制御するビットです。[1]で許可され、[0]で禁止されます。

INTEN (D14)

割り込みの許可/禁止を制御するビットです。[1]で許可され、[0]で禁止されます。割り込みが発生した際に、このビットを[0]に設定すると割り込み信号は解除されます。

OPM1 ~ OPM0 (D13 ~ D12)

A/D 変換動作モードを設定するビットです。

OPM1 OPM0

0	0	: ランダムチャンネル
0	1	: シーケンシャルスキャン
1	0	: 固定チャンネル・ハーフサクロック変換
1	1	: シーケンシャルスキャン・ハーフサクロック変換

モード 0 / ランダムチャンネル

制御レジスタの ACQEN ビットが[1]の時、プログラムトリガが与えられるとスタートチャンネルレジスタで示すチャンネルの A/D 変換を行います。

注) チャンネル変更直後およびゲイン変更直後ではセリング時間 (10us 以上) 経過後にプログラムトリガを与えてください。

モード 1 / シーケンシャルスキャン

制御レジスタの ACQEN ビットが[1]の時、プログラムトリガが与えられるとスタートチャンネルからファイルチャンネルまでの A/D 変換 (シーケンシャルスキャン) を行います。

注) スタートチャンネル設定からトリガまでの間は、セリング時間 (10us 以上) を確保してください。

モード 2 / 固定チャンネル・ハーフサクロック変換

制御レジスタの ACQEN ビットが[1]の時、プログラムトリガが与えられるとハーフサクロックに同期してスタートチャンネルレジスタで示すチャンネルの A/D 変換を停止されるまで行いません。

注) スタートチャンネル設定からトリガまでの間は、セリング時間 (10us 以上) を確保してください。

モード 3 / シグナルスキャン・ペーサークロック変換

制御レジスタの ACQEN ビットが [1] の時、フロンツラムトリガが与えられるとペーサークロック毎にスタートチャンネルからファイナルチャンネルまでの A/D 変換 (シグナルスキャン) を行います。この操作は停止されるまで繰り返し行われます。

注) スタートチャンネル設定からトリガまでの間は、セリング時間 (10us 以上) を確保してください。

IRM1 ~ IRM0 (D11 ~ D10)

割り込みモードを設定するビットです。

IRM1 IRM0

0	0	: EOC 割り込み
0	1	: EOS 割り込み
0	0	: HFUL 割り込み
1	1	: FFUL 割り込み

割り込みモード 0 / EOC 割り込み

A/D 変換終了割り込みであり、INTEN が [1] の時に EOC フラグが [1] にセットされると INTR フラグが [1] にセットされて、割り込みを発生します。INTEN が [0] に設定されるかあるいは、ステータスレジスタが読み取られると [0] にセットします。

割り込みモード 1 / EOS 割り込み

スキャン終了割り込みであり、INTEN が [1] の時に EOS フラグが [1] にセットされると INTR フラグが [1] にセットされて、割り込みを発生します。INTEN が [0] に設定されるかあるいは、ステータスレジスタが読み取られると [0] にセットします。

割り込みモード 2 / HFUL 割り込み

ハーフフル割り込みであり、INTEN が [1] の時に HFUL フラグが [1] にセットされると INTR フラグが [1] にセットされて、割り込みを発生します。INTEN が [0] に設定されるかあるいは、ステータスレジスタが読み取られると [0] にセットします。

割り込みモード 3/FFUL 割り込み

FIFO 7分割り込みであり、INTEN が[1]の時に FFUL フラグ が[1]にセットされると INTR フラグ が[1]にセットされて、割り込みを発生する。INTEN が[0]に設定されるかあるいは、ステータレジスタが読み取られると[0]にリセットします。

CLK9 ~ CLK0 (D09 ~ D00)

°-サークロックを設定するビットです。クロックは 10us を最小単位として、1 ~ 1024 (× 10us) の範囲を 2 の補数で CLK9 ~ CLK0 に設定します。

例 . 10us の設定値 = $1024 - (10us/10) = 1023(d) = 11\ 1111\ 1111(b)$

このビットの内容は、°-サーロック起動時およびロック出力時に°-サーロックカウンタにロードされます。したがって、°-サーロック動作中に設定内容が変更された場合は現在のサイクルの終了時以降から反映されます。

4・2・2 ステータレジスタ (BASE+0 /R)

D15	D14	D13	D12	D11	D10	D9	D8
ACQEN	INTEN	OPM1	OPM0	IRM1	IRM0	UMB1	UMB0
D7	D6	D5	D4	D3	D2	D1	D0
SDM	CKRUN	INTR	FFUL	HFUL	NEMP	EOS	EOC

ACQEN ~ IRM0 (D15 ~ D10)

制御レジスタビット 15 ~ ビット 10 までの設定状態を示します。

UMB1 ~ UMB0 (D9 ~ D8)

D/A 変換器の出力モード (二相°-ラ, 単相°-ラ) の設定状態を示します。UMB1 が DAC1 のモードを示し、UMB0 が DAC0 のモードを示します。モードは、[0]で二相°-ラ、[1]で単相°-ラを示します。

SDM (D7)

A/D 変換器の入力モード (シングル, 差動) の設定状態を示します。モードは[0]でシングル、[1]で差動に設定されていることを示します。

CKRUN (D6)

ペーサーブロックの動作状態を示します。[1]で動作中、[0]で停止。

A/D 変換動作モード 2,3 の時にプログラムトリガが与えられると[1]にセットし、ACQEN が[0]に設定されると[0]にリセットします。

INTR (D5)

割り込み状態を示します。[1]で割り込み発生、[0]で割り込み無し。

INTEN が[1]の時、IRM (割り込みモード) で設定した割り込み要因が発生すると[1]にセットし、INTEN が[0]に設定されるかあるいは、ステータレジスタが読み取られると[0]にリセットします。

FFUL (D4)

FIFO フルフラグの状態を示します。[1]でフル、[0]でフルでない。

A/D 変換データが FIFO に書き込まれてフルになると[1]にセットし、データが読まれると[0]にリセットします。

HFUL (D3)

FIFO ハーフフルフラグの状態を示します。[1]でハーフフル、[0]でハーフフルでない。

A/D 変換データが FIFO の半分 + 1 まで書き込まれると[1]にセットし、その後データが読まれて半分以下になると[0]にリセットします。

NEMP (D2)

FIFO ノットエンピティフラグの状態を示します。[1]で FIFO にデータ有り、[0]で FIFO にデータ無し。

A/D 変換データが FIFO に書き込まれると[1]にセットし、FIFO が空になると[0]にリセットします。

EOS (D1)

チャンネルスキャンの終了状態を示します。[1]でスキャン完了、[0]で無意味。

A/D 変換動作モード 1,3 の場合に有効でファイルチャンネルの A/D 変換が終了すると[1]にセットし、スタートチャンネルの A/D 変換が開始されると[0]にリセットします。

EOC (D0)

A/D 変換の終了状態を示します。[1]で変換終了、[0]で無意味。

A/D 変換終了毎に[1]にセットし、つぎの A/D 変換が開始されると[0]にリセットします。

4・2・3 ゲイン・チャンネルレジスタ (BASE+2 /W)

D15	D14	D13	D12	D11	D10	D9	D8
x	x	x	x	x	x	GC1	GC0

D7	D6	D5	D4	D3	D2	D1	D0
FCH3	FCH2	FCH1	FCH0	SCH3	SCH2	SCH1	SCH0

予約 (D15 ~ D10)

使用していません。

GC1 ~ GC0 (D9 ~ D8)

プログラマブルゲインの増幅度を設定するビットです。

GC1 GC0

0 0 : ×1 倍

0 1 : ×2 倍

0 0 : ×4 倍

1 1 : ×8 倍

FCH3 ~ FCH0 (D7 ~ D4)

シグナルスキャンで使用されるファイルチャンネル (スキャン終了チャンネル) を 0 ~ 15 の範囲で設定します。但し、スタートチャンネルよりも小さな値を設定してはいけません。また、差動入力の場合には最上位ビットは強制的に[0]に固定されます。

SCH3 ~ SCH0 (D3 ~ D0)

シグナルスキャンでは、スキャン開始チャンネルを、固定チャンネルでは、A/D 変換するチャンネルを 0 ~ 15 の範囲で設定します。なお、差動入力の場合には最上位ビットは強制的に [0] に固定されます。

4・2・4 A/D データレジスタ (BASE+2 / R)

D15	D14	D13	D12	D1	D10	D9	D8
AD15	AD14	AD13	AD12	AD11	AD10	AD09	AD08

D7	D6	D5	D4	D3	D2	D1	D0
AD07	AD06	AD05	AD04	AD03	AD02	AD01	AD00

AD15 ~ AD00 (D15 ~ D0)

FIFO に書き込まれた 16 ビット長の A/D 変換データです。データフォーマットは 2's コンプリメント (2 の補数) であり、AD15 が MSB です。

プログラマブルゲインの増幅度が × 1 倍の時、フルスケール値は ± 10V です。したがって、1LSB の値は $20V \div 65,536 = 0.305175mV$ になります。

4・2・5 DAC0, DAC1 データレジスタ (BASE+4 / W, BASE+6 / W)

D15	D14	D13	D12	D11	D10	D9	D8
DA11	DA10	DA09	DA08	DA07	DA06	DA05	DA04

D7	D6	D5	D4	D3	D2	D1	D0
DA03	DA02	DA01	DA00	×	×	×	×

DA11 ~ DA00 (D15 ~ D4)

D/A 変換器 (DAC0, DAC1) への 12 ビット長のデータ設定レジスタです。

DA11 が MSB であり、データフォーマットはストリートバイナリあるいは 2's コンプリメント (2 の補数) です。アナログ出力レンジがエポラ (0 ~ + 10V) の場合はストリートバイナリを使用し、バイポーラ (± 10V) の場合には 2's コンプリメント (2 の補数) を使用します。

エポラ使用時の 1LSB の値は、 $10V \div 4,096 = 2.441406mV$ であり、バイポーラ

使用時は 4.882812mV になります。なお、このレジスタの D3～D0 は未使用です。

注) 電源があるいはシステムリセット時には、各 DAC 出力電圧は 0V に設定されます。

4・2・6 プログラムトリガ (BASE+4/R)

プログラムによるトリガ発生ポートです。ACQEN が[1]に設定されている場合に、このポートを読み取ることでトリガを発生します。この時、読み取ったデータは無意味です。

4・2・7 FIFO リセット (BASE+6/R)

FIFO 内部のリード及びライトポインタを初期化するポートです。このポートを読み取ることで FIFO が初期化されます。なお、読み取ったデータは無意味です。


第5章 入出力コネクタ

5・1 アナログ入出力コネクタ

AS-6310 のアナログ入力端子はシングルエンドと差動で使われ方が異なります。シングルエンド時では入力信号は、アナログ GND と CH0 ~ CH15 の 2 線を入力します。差動の場合には、アナログ GND と CH0 (HI) ~ CH7 (HI) および CH0 (LO) ~ CH7 (LO) の 3 線を入力します。

AS-6310 のアナログ出力は、信号名称 AOUT0 と AOUT1 の 2 チャンネルです。AOUT0 は DAC0 の出力で AOUT1 は DAC1 の出力です。出力信号は、アナログ GND と AOUT0 ~ AOUT1 の 2 線を取り出します。

表 5・1 アナログ 入出力コネクタ (J1) 信号表



ピン 番号	シグナル 信号名	差動 信号名	ピン 番号	信号名 (共通)
1	CH0	CH0 (HI)	2 0	アナログ GND
2	CH8	CH0 (LO)	2 1	"
3	CH1	CH1 (HI)	2 2	"
4	CH9	CH1 (LO)	2 3	"
5	CH2	CH2 (HI)	2 4	"
6	CH10	CH2 (LO)	2 5	"
7	CH3	CH3 (HI)	2 6	"
8	CH11	CH3 (LO)	2 7	"
9	CH4	CH4 (HI)	2 8	"
1 0	CH12	CH4 (LO)	2 9	"
1 1	CH5	CH5 (HI)	3 0	"
1 2	CH13	CH5 (LO)	3 1	"
1 3	CH6	CH6 (HI)	3 2	"
1 4	CH14	CH6 (LO)	3 3	"
1 5	CH7	CH7 (HI)	3 4	"
1 6	CH15	CH7 (LO)	3 5	"
1 7	AOUT0		3 6	"
1 8	AOUT1		3 7	"
1 9	無接続		-	-

適合コネクタ :

PLUG: 17JE-23370-02 (D8C) 第一電子工業(株)社製

JEZ-37P(金メッキ), JEZ-37P-90(すずメッキ) 日本圧着端子販売(株)社製

XM2A-3701 仏(株)社製

または相当品の 37ピンD-SUB コネクタ (ピンコネクタ)

SHELL: J-C37-(1)C 日本圧着端子販売(株)社製

XM2S-3713 仏(株)社製

第6章 プログラム例

6・1 A/D変換部プログラム

パーソナル・シリアル・マシンでCH0からCH15のA/D変換をFIFOが満杯になるまで実行し、何かキーを押すごとに16チャンネルづつ表示するプログラムです。

```
#include <stdio.h>
#include <conio.h>

void main(void)
{
    int cardAdr, status, n, data;

    cardAdr = 0x200;                /* Set BASE Address */
    (void)inpw( cardAdr+6 );        /* FIFO Reset */
    outpw( cardAdr+2, 0x00f0 );    /* Set GCR   G=1, SCH=0, FCH=15 */
    outpw( cardAdr+0, 0xb3ce );
    /* Set Control Register   ACQEN, MODE3, None IRQ, CLK=500us */

    (void)inpw( cardAdr+4 );        /* Triger */
    while( !(status = inpw( cardAdr+0 ) & 0x0010) ){ ; } /* FULL? */
    outpw( cardAdr+0, 0x0000 );     /* Stop A/D */

    n = 0;
    while( ( (status = inpw( cardAdr+0 )) & 0x0004) ){ /* Empty? */
        printf( "%3d:%04x  ", n, data = inpw( cardAdr+2 ) );
        if( (n = ++n%16) == 0 ){
            while( !kbhit( ) ){ ; }          /* Wait keybord hit */
            getch( );
            printf( "%n" );
        }
    }
}
```

6・2 D/A変換プログラム

2チャンネルのDAC(DAC0,DAC1)へ同時に任意の入力コードを16進3桁で設定するプログラムです。

```
#include <stdio.h>
#include <stdlib.h>
#include <conio.h>

void main(void)
{
    int cardAdr, code;
    char buf[10];

    cardAdr = 0x200;                /* Set BASE Address */
    printf( "Exit CODE is [f000]¥n" );
    while(1)
    {
        printf( " CODE :>" );
        gets( buf );
        code = ( unsigned int )strtoul( buf, NULL, 16);
        if ( (unsigned)code == 0xf000 )          /* Exit code ? */
        {
            break;
        }
        outpw( cardAdr+4, ( ( 0x0fff&code ) << 4 ) );
        outpw( cardAdr+6, ( ( 0x0fff&code ) << 4 ) );
    }
    outpw( cardAdr+4, 0 );
    outpw( cardAdr+6, 0 );
}
```

第7章 アナログ部の調整

本章では、アナログ入力部およびアナログ出力部の調整手順について説明します。調整を行うにあたっては、調整用検査機器と調整用プログラムが必要です。

7・1 A/D変換部の調整

AS-6310は出荷時にシグナルイント（16チャンネル）で調整されています。差動（8チャンネル）に変更等、調整の必要がある場合には、第3章のユーザーセクションのチャンネル設定を確認してから次の手順で行ってください。

7・1・1 A/D変換部調整用検査機器類

調整を行う前につぎの機器類を用意してください。

（1）基準電圧発生器

最小分解能100 μ V以下で ± 10 Vまでの任意のローノイズ直流電圧を発生できる基準電圧発生源です。基準電圧発生器は、出力インピーダンスが50 Ω 以下で高周波特性の良いものを推奨します。

（2）デジタルマルチメータ（以下の説明ではDMMと表します）

± 10 Vを100 μ V分解能で測定できる5.5桁以上のデジタル電圧計です。

（3）A/D変換部調整プログラム（添付FDに収録）

A/D変換調整プログラムです。A/D変換の結果をディスプレイに表示します。

（4）アナログ入力ケーブル

基準電圧発生器とAS-6310のアナログ入力を接続するケーブルです。

使用するケーブルは、シグナルイント入力では単芯シールド線を使用し、差動入力では2芯シールド線を使用することを推奨します。

7・1・2 A/D変換部調整手順

プログラムインポートとA/D変換器の調整を行います。アナログ入力に使用するチャンネルはCH0を基準に行います。

- (1) 基準電圧発生器から $0.0000 \pm 0.0001V$ を入力します。
- (2) DVM の GND リード を AS-6310 のテスト ポイント TP3 に接続し、測定リード をテスト ポイント TP2 に接続します。
- (3) プログラムゲインの増幅度 (ゲイン) を 8 倍に設定します。
- (4) トリマ VR9 を測定値が変化しない点まで一方向に回しつづけ、その点から 10 回転、逆方向に回した点に調整します。なお、**このときは値を 0V に合わせる必要はありません**
- (5) プログラムゲインの増幅度 (ゲイン) を 1 倍に設定し、DVM の測定値が $0.0000 \pm 0.0001V$ になるように AS-6310 のトリマ VR10 を調整します。
- (6) プログラムゲインの増幅度 (ゲイン) を 8 倍に設定し、DVM の測定値が $0.0000 \pm 0.0001V$ になるように AS-6310 のトリマ VR9 を調整します。
- (7) 手順 (5) ~ (6) を数度繰り返して、DVM の測定値がプログラムゲインの増幅度に影響されずに $0.0000 \pm 0.0001V$ であることを確認して次の手順 (8) に進みます。
- (8) DVM の GND リード および測定リード を AS-6310 のテスト ポイントから外します。外した後は、基準電圧発生器の出力電圧をゼロしてください。
- (9) A/D 変換部調整プログラムを実行します。
- (10) 基準電圧発生器から $0.0012 \pm 0.0001V$ を入力します。
- (11) 同プログラムでディスプレイ上に表示される A/D 変換率が次の値の範囲になるように AS-6310 のトリマ VR8 を調整します。

(A/D 変換器ビット調整)

MSB																			LSB
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	X	X	X		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	X	X	X		

↑

下線部のビットが 1,0 を半々に交互に繰り返すポイントに調整

注) X 印のビットは無視します

(12) 基準電圧発生器から $+9.3762 \pm 0.0001V$ を入力します。

(13) ディスプレイ上に表示される A/D 変換データが下記の値の範囲になるように AS-6310 のトリマ VR7 を調整します。

(A/D 変換器ゲイン調整)

MSB																			LSB
0	1	1	1	1	0	0	0	0	0	0	0	0	1	X	X	X			
0	1	1	1	1	0	0	0	0	0	0	0	0	0	X	X	X			

↑

下線部のビットが 1,0 を半々に交互に繰り返すポイントに調整

注) X 印のビットは無視します

(14) 手順(10) ~ (13) を数度繰り返し行い、収束したことを確認してつぎのステップ(15)に進みます。

(15) 以上で A/D 変換部の調整を完了します。下記に主要出力コードと入力電圧の対応表を示しますので、基準電圧発生器により、各電圧を入力した時の A/D 変換結果と比較し、直線性を確認してください。

表 7・1 入力電圧対出力コード対応表

入力電圧 (V)	出力コード (バイナリ)	出力コード (16進)
+9.99964	0111 1111 1111 1111	7 F F F
+9.37500	0111 1000 0000 0000	7 8 0 0
+7.50000	0110 0000 0000 0000	6 0 0 0
+5.00000	0100 0000 0000 0000	4 0 0 0
+2.50000	0010 0000 0000 0000	2 0 0 0
+1.25000	0001 0000 0000 0000	1 0 0 0
+0.00488	0000 0000 0001 0000	0 0 1 0
0.00000	0000 0000 0000 0000	0 0 0 0
-0.00488	1111 1111 1110 1111	F F E F
-1.25000	1111 0000 0000 0000	F 0 0 0
-2.50000	1110 0000 0000 0000	E 0 0 0
-5.00000	1100 0000 0000 0000	C 0 0 0
-7.50000	1010 0000 0000 0000	A 0 0 0
-9.37500	1000 1000 0000 0000	8 8 0 0
-9.99512	1000 0000 0001 0000	8 0 1 0
-10.00000	1000 0000 0000 0000	8 0 0 0

7・2 D/A変換部の調整

AS-6310 は、12ビット分解能の D/A 変換器を 2チャンネル搭載しています。出荷時は、両チャンネルともフルスケール(±10V)で調整されています。エッジレート(0～+10V)に変更する場合等、調整の必要がある場合には、第3章の「ユーザーレギュレーションのデフォルト設定を確認してからつぎの手順で行ってください。

7・2・1 D/A変換部調整用検査機器類

調整を行う前につぎの機器類を用意してください。

(1) デジタルボルテージメータ(以下の説明では DVM と表します)

±10V を 100μV 分解能で測定できる 5.5桁以上のデジタル電圧計です。

(2) D/A 変換部調整プログラム (添付 FD に収録)

D/A 変換部調整用プログラムです。4桁の入力コードを DAC0, DAC1 へ与えます。

(3) アダプ出力ケーブル

AS-6310 のアダプ出力と DVM を接続するケーブルです。

7・2・2 D/A 変換部調整手順

D/A 変換器の調整を行います。調整手順はエポ-ラ (0 ~ +10V) の場合とパ-ラ (±10V) の場合とで多少異なります。なお、調整手順の説明記述中での [] は、DAC1 を調整する場合に適用します。

7・2・2・1 エポ-ラ (0 ~ +10V) 出力の調整手順

(1) アダプ出力コネクタのピン番号 36 [37] のアダプ GND に DVM の GND リードを接続し、ピン番号 17 [18] の AOUT0 [AOUT1] に測定リードを接続します。

(2) D/A 変換部調整プログラムからコード 0000h を設定します。この時、DVM の測定値が $0.0000 \pm 0.0001V$ になるように AS-6310 のトリマ VR6 [VR3] を調整します。(エポ-ラゼロ調整)

(3) D/A 変換部調整プログラムからコード FFF0h を設定します。この時、DVM の測定値が $+9.9976 \pm 0.0001V$ になるように AS-6310 のトリマ VR4 [VR1] を調整します。(ゲイン調整)

(4) 手順 (2) ~ (3) を数度繰り返して、収束したことを確認しつぎのステップ (5) に進みます。

(5) 以上で D/A 変換部の調整を完了します。表 7・2 に D/A 変換器入力コード 対出力電圧対応表を示しますので直線性を確認してください。

7・2・2・2 バイポーラ ($\pm 10V$) 出力の調整手順

- (1) アナログ出力コネクタのピン番号 36 [37] のアナログ GND に DVM の GND リードを接続し、ピン番号 17 [18] の AOUT0 [AOUT1] に測定リードを接続します。
- (2) D/A 変換部調整プログラムからコード 8000h を設定します。この時、DVM の測定値が $-10.0000 \pm 0.0001V$ になるように AS-6310 のトリマ VR5 [VR2] を調整します。(バイポーラオフセット調整)
- (3) D/A 変換部調整プログラムからコード 7FF0h を設定します。この時、DVM の測定値が $+9.9951 \pm 0.0001V$ になるように AS-6310 のトリマ VR4 [VR1] を調整します。
- (4) 手順(2) ~ (3) を数度繰り返して、収束したことを確認しつぎのステップ(5)に進みます。
- (5) 以上で D/A 変換部の調整を完了します。表 7・2 に D/A 変換器入力コード対出力電圧対応表を示しますので直線性を確認してください。

表7・2 入力コード 対出力電圧対応表

入力コード (16進)	ユニポーラ 出力電圧(V)	バイポーラ 出力電圧(V)
FFF0	+9.9976	-0.0049
FEE0	+9.9951	-0.0098
C000	+7.5000	-5.0000
8000	+5.0000	-10.0000
4000	+2.5000	+5.0000
2000	+1.2500	+2.5000
1000	+0.6250	+1.2500
0800	+0.3125	+0.6250
0400	+0.1563	+0.3125
0010	+0.0024	+0.0049
0000	0.0000	0.0000

注) エホ-ラ時の入力コードはストレートイリであり、ハ体-ラ時は2's コンプリメントです。

第8章 ソフトウェアについて

MIS AS-6310 に添付されるソフトウェアの内容について説明します。

8・1 ソフトウェアの導入

AS-6310 には、DOS/Win95/WinNT で利用するドライバとプログラム開発に必要なソフトウェアを含むツール環境が用意されています。

・ドライバツールの導入

ドライバツールディスクセットをAドライブに入れDOSプロンプトからルートディレクトリ内にあるインストールプログラム (install.bat) を実行してください。

```
C:¥>A:
A:¥>install
*****
*           MIS AS-6310 ISA 12Ch AIO Card
*           I/O Driver Tool for DOS/Win95/WinNT
*
*                   Installer
*****
OS is [Win95]
===== Install Driver Tool =====
Driver Tool Directory is [C:¥MIODEV]
Install Driver Tool Ok ? [Y/N/Q] y
...
Install Driver Tool End.
===== Install Win95 Drivers =====
Windows System Directory is [C:¥WINDOWS¥SYSTEM]
Install Windows Drivers Ok ? [Y/N/Q] y
...
Install Drivers End.
A:¥>
```

DOS 上で実行した場合は OS is [DOS] と表示され Win95 用ドライバのインストールはされません。

WinNT で実行した場合は OS is [WinNT]と表示されインストールの最後にリブートを即すメッセージが表示されます。インストール後、ドライバ-を起動するためにシステムをシャットダウンして再起動してください。

```
===== Install WinNT Drivers =====  
Windows System Directory is [C:¥WINDOWS¥SYSTEM]  
Install Windows Drivers Ok ? [Y/N/Q] y  
...  
Install Drivers End.  
*****  
Reboot System Now, so that New Driver will be Active !!!  
*****  
A:¥>
```

8・2 アプリケーションの開発・実行

導入されたドライバ-ツールを利用してアプリケーションを作成してください。ドライバ-アクセス用のライブラリ仕様についてはツールディレクトリに導入されているオンライン文書を確認してください。

オンライン文書 AS6310¥DOC¥MANUAL.TXT (テキストファイル)

<DOS 用>

16bit リアルモード アプリケーション

Microsoft Visual C++ 1.0

Borland C++ 3.0/4.5/5.0

<Win95/NT 用>

Win32 32bit プロテクトモード アプリケーション

Microsoft Visual C++ 4.0/5.0

Borland C++ 4.5/5.0

Microsoft Visual Basic 4.0/5.0

C / C++ 開発環境としては上記以外でもアプリケーション作成が可能です。弊社では上記以外に Watcom C/C++ 11.0 Symantec C++ 7.2 でも作成を確認して

います。

アプリケーションが作成できたところで外部接続コネクタにケーブルを接続し動作確認およびプログラムバックを行ってください。

8・3 仕様

ドライバ -

DOS TSR 型常駐ドライバ - AS6310.EXE

ダ イミッコロト、スタティックロト 可能

Win95 DLL/VXDドライバ -

AS6310.DLL MIOIF.DLL AS6310.VXD MVCOMD.VXD

ダ イミッコロト

WinNT DLL/カーネル(SYS)ドライバ -

AS6310.DLL MIOIF.DLL AS6310.SYS MVCOMD.SYS

ダ イミッコロト

カーネルドライバ -は起動時にロト

ドライバ -アクセスライブラリ-

DOS/Win95/WinNT 同一スプレックインタフェース関数

開発用インクルードファイルとして提供

Win95, WinNT とともに DLL インタフェースを共通にしているため 95・NT 共通のアプリケーションとして開発が可能

その他

オンラインマニュアル MANUAL.TXT

インストーラ INSTALL.BAT

供給形態

FD1 枚 ドライバ -ツールディスク

8・4 ドライバ -

MIS が提供するドライバ -は完全にダ イミッコロト とアノロト が可能なドライバ -です。アプリケーションがドライバ -を必要とする時にロト を行い、不要となった時には完全にアノロト することが可能です。

WinNT の場合はサビスとして起動時にカーネルドライバ -がロト されます。またアプリケーションへのインタフェースである DLL ドライバ -部分はダ イミッコロト /アノロト されます。

アプリケーションからのドライバ -へのアクセスは開発用インクルードファイルに含まれたプログラムコード から行います。

<DOSドライブ-> AS6310.EXE

- ・TSR型常駐ドライブ
- ・ダイミッド、ステイック可能

(1) ステイックする場合

AUTOEXEC.BAT内に組み込んでください。

AS6310.EXE -n<CardNo> -p<PortBase> <-ジャンプで設定した値

例) AS6310.EXE -n2 -p0x200 <-カードNo1にドライブ-を登録

複数枚組み込む時は枚数分ドライブ-を登録します。

例) 3枚組み込む場合

AS6310.EXE -n1 -p0x200

AS6310.EXE -n2 -p0x208

AS6310.EXE -n3 -p0x216

(2) ダイミッドする場合

ドライブ-を使用するアプリケーションと同じディレクトリにドライブ-ファイルを設定しておきます。アプリケーションでドライブ-が必要なタイミングにメモリ上にロードされます。

例) TST6310.EXE AS6310.EXE <= 同じディレクトリに置きます。

(注) ステイック、ダイミッドどちらのタイプのドライブ-ロード方法でもアプリケーションプログラムに違いはなくビルドし直す必要はありません。アクセスライブラリを組み込んだアプリケーションがドライブ-をロードしようとした時メモリ上にすでに存在する場合はそれを使用し、存在しない場合はドライブ-をダイミッドにロードします。

<Win95ドライブ-> AS6310.DLL MIOIF.DLL
AS6310.VXD MVCOMD.VXD

- ・DLL/VXDドライブ

Windowsシステムディレクトリにセットします。

注) インストーラ(INSTALL.BAT)がインストール時にセット

- ・ダイミッドドライブ

ドライブ-が必要なタイミングにシステム上にロードされ、不要となった時点でシステム上から完全にアンロードされます。

<WinNTドライバ -> AS6310.DLL MIOIF.DLL
AS6310.SYS MNCOMD.SYS

- ・ DLL/カーネル (SYS) ドライバ -

WinNT システムディレクトリにセットされます。

注) インストーラ (INSTALL.BAT) がインストール時にセット

- ・ カーネル (SYS) ドライバ -

システム起動時にロードされ、シャットダウンする時にアンロードされます。

<MIS I/O インタフェース DLL> MIOIF.DLL

C 言語ではない環境で DLL 経由でドライバ - を呼び出すためのインタフェース DLL です。Win95/NT 共通となり、内部で AS6310.DLL を呼び出します。

Visual Basic からはこの DLL を呼び出してドライバ - アクセスを行います。

ドライバ - の独立性


MIS I/O ドライバ - はダイナミックにロードされた時必要な資源 (割り込み) を使用しアンロードされた時は元にもどします。また、レジスタリなど一切変更せず動作します。このため本ドライバ - のインストールによる他のドライバ - やアプリケーションへの影響は最小限に抑えられています。

8・5 ドライバ - アクセスタイプライ


ドライバ - アクセスタイプライは開発用インクルードファイルとして提供されます。インクルードファイル内にドライバ - アクセスコードが含まれていますのでコンパイル可能であるかぎりコンパイラに依存せずにドライバ - アクセスが可能です。

付録A ジャンパ設定一覧

I/Oアドレス割り込み選択ジャンパ




アナログ入力選択ジャンパ



アナログ出力	ジャンパ接続	
	P 6	P 8
シングル 16ch	2 - 3	1 - 2 , 3 - 4
差動 8ch	1 - 2	2 - 3

アナログ出力選択ジャンパ



アナログ出力	ジャンパ接続		
	P 1	P 2	P 3
DAC0 正極-ラ (0 ~ +10V)		2 - 3 , 4 - 5	4 - 5
DAC0 負極-ラ (±10V)		1 - 2 , 5 - 6	5 - 6
DAC1 正極-ラ (0 ~ +10V)	2 - 3 , 4 - 5		2 - 3
DAC1 負極-ラ (±10V)	1 - 2 , 5 - 6		1 - 2

図は出荷時の設定を表しています。

付録B プログラムオプションおよび使用例

< AS-6310 DOS ドライバ - (AS6310.EXE) >

- ・ ドライバ - スタティックロード

AS6310.EXE -n<CardNo> -p<PoardBase>

例)

AS6310.EXE -n1 -p0x200

MIS AS-6310 DOS Driver v2.00 copyright (c) 1999 Yamashita ...
Driver Installed. cardno:1 ioport:0x0200 irq:

- ・ ドライバ - スタティックアンロード

AS6310.EXE -n<CardNo> -u

例)

AS6310 -n1 -u

MIS AS-6310 DOS Driver v2.00 copyright (c) 1999 Yamashita ...
Driver Removed. cardno:1